DB-E803 EDA/SOPC綜合實驗系統(tǒng)
(參考圖)
EDA/SOPC綜合實驗系統(tǒng)是一款基于Altera公司最新的CycloneIV 系列 FPGA的高端實驗開發(fā)平臺。獨有的GUI人機操作界面、采用系統(tǒng)底板+核心板+2塊擴展板的靈活設(shè)計，并配備有20多種傳感器和擴展模塊供選擇。
一、開發(fā)平臺特性
1、GUI軟件操作界面
獨家采用GUI人機操作界面，開機可顯示溫度、時間和設(shè)備信息等。整合
開發(fā)平臺上的硬件資源，點擊子菜單中相關(guān)實驗，液晶屏可與開發(fā)平臺同步運行，提高學(xué)生動手興趣和積極性，通過對設(shè)備各模塊的檢測和實驗的演示，方便老師培訓(xùn)和設(shè)備檢修。
2、模塊化的靈活設(shè)計
開發(fā)平臺采用系統(tǒng)底板+核心板+擴展板的設(shè)計方法，通過選擇不同的核心
板和擴展板構(gòu)成不同功能的開發(fā)平臺。能最大限度的滿足用戶的性能需求。模塊化的設(shè)計能使用戶對系統(tǒng)設(shè)計有清晰的認(rèn)識。
二、開發(fā)平臺硬件資源
(1)NIOSII-EP4CE40 FPGA核心板
1)核心板采用10層高精度PCB設(shè)計，系統(tǒng)運行更加穩(wěn)定、可靠。
2)主芯片采用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電路高達(dá)360萬門。
3)FPGA配置芯片采用EPCS16，容量高達(dá)16M BIT，擦寫次數(shù)高達(dá)上萬次。
4)提供JTAG編程模式。
5)核心板板載USB-Blaster電纜；只需要一根USB線就可以對核心板進(jìn)行程序下載。
6)一路50M高速、穩(wěn)定的時鐘源。
7)一路系統(tǒng)復(fù)位電路。
8)系統(tǒng)電源管理模塊能夠提供+5V、+3)3V、+2)5V、1)2V等多種不同電壓的電源輸出供系統(tǒng)使用。
9)提供兩路SRAM，芯片采用IDT71V416-10P。容量高達(dá)256K*32BIT。
10)一路FLASH 芯片采用AM29L128M。容量高過16M*8BIT。
11)一路16M*16BIT SDRAM。
12)系統(tǒng)提供四位通用的復(fù)位按鍵和四位通用的發(fā)光管和一個靜態(tài)七段碼管顯示。
13)核心板提供與核心板其它資源不復(fù)用的190個以上的IO供用戶二次開發(fā)使用。
(2)EDA/SOPC系統(tǒng)板
1)標(biāo)配800*600 16位 TFT彩色LCD顯示。用戶可更換不同規(guī)格的顯示屏和觸摸屏。
2)1個模擬信號發(fā)生器模塊，可提供頻率、幅度均可調(diào)的正弦波、三角波、鋸齒波、方波等信號波形。
3)1個數(shù)字時鐘輸出模塊，可提供24M至1HZ的數(shù)字脈沖信號。
4)1個雙道道10位高速并行ADC接口模塊，速度高達(dá)40 Msps。
5)1個雙道道10位高速并行DAC接口模塊速度高達(dá)33 Msps。
6)1個串行A/D轉(zhuǎn)換接口。
7)1個串行D/A轉(zhuǎn)換接口。
8)1個VGA接口模塊。
9)1個UART串行通迅模塊。
10)1個USB Device設(shè)備接口。
11)1個USB Host主機接口。
12)1個Ethernet10M/100M高速接口模塊。
13)SD卡接口模塊
14)2個PS2接口模塊，可以接鍵盤或鼠標(biāo)。
15)1個I2C接口的E2PROM，型號為AT24C08N。
16)1個音頻CODEC模塊（立體聲雙通道輸出）。
17)1個音頻喇叭輸出模塊。
18)1個RTC實時時鐘芯片，具有時鐘掉電保護(hù)、電池在線式充電功能。
19)12個撥動開關(guān)和12個按鍵開關(guān)輸入
20)12個發(fā)光LED顯示。
21)1個八位七段碼管顯示模塊。
22)16x16矩陣led點陣顯示模塊。
23)4X4矩陣鍵輸入模塊
24)1個電壓控制的直流電機和1個四相的步進(jìn)電機模塊。
25)1個數(shù)字溫度傳感和1個霍爾傳感器模塊。
26)HH—EXT高速接口模塊。
27)多路電源輸出（均帶過流、過壓保護(hù)）。
三、實驗項目
一.EDA實驗與電子設(shè)計競賽實驗內(nèi)容：
1)簡單的QUARTUSII實例設(shè)計
2)基于VHDL格雷碼編碼器的設(shè)計
3)含異步清零和使能的加法計數(shù)器
4)八位七段數(shù)碼管顯示電路的設(shè)計
5)數(shù)控分頻器的設(shè)計
6)圖形和VHDL混合輸入電路設(shè)計
7)步長可變的加減計數(shù)器的設(shè)計
8)四位并行乘法器的設(shè)計
9)設(shè)計四位全加器
10)可控脈沖發(fā)生器的設(shè)計
11)基本觸發(fā)器的設(shè)計
13)12)矩陣鍵盤顯示電路的設(shè)計
14)16*16點陣顯示實驗
15)直流電機的測速實驗
16)步進(jìn)電機驅(qū)動控制
17)PS2接口鍵盤顯示實驗
18)VGA彩條信號發(fā)生器的設(shè)計
19)用VHDL設(shè)計七人表決器
20)用VHDL設(shè)計四人搶答器
21)正負(fù)脈寬調(diào)制信號發(fā)生器設(shè)計
22)數(shù)字頻率計的設(shè)計
23)多功能數(shù)字鐘的設(shè)計
24)數(shù)字秒表的設(shè)計
25)出租車計費器的設(shè)計
26)基于VHDL數(shù)碼鎖的設(shè)計
27)PS2鼠標(biāo)編碼設(shè)計
28)SPI串行AD/DA轉(zhuǎn)換器的設(shè)計
29)DDS信號發(fā)生器的設(shè)計
30)序列檢測器的設(shè)計
31)偽隨機數(shù)發(fā)生器的設(shè)計
32)八位數(shù)據(jù)鎖存器的設(shè)計
33)最高優(yōu)先編碼器的設(shè)計
34)解復(fù)用器的設(shè)計
35)帶同步復(fù)位的狀態(tài)機的設(shè)計
36)嵌入式邏輯分析儀的使用
37)SPI串口內(nèi)核的實現(xiàn)
二.NIOSII32位處理器示例實驗
1)最簡單NIOSII系統(tǒng)設(shè)計
2)DSP Builder 設(shè)計應(yīng)用示例實驗
3)從DSP Builder到HDL——基于DSP Builder的信號發(fā)生器
4)從DSP Builder到SOPC Builder——軟件控制的Chirp信號發(fā)生器
5)IP核在DSP Builder下的使用——以FFT核為例
6)高速AD和高速DA實驗
7)UART串口通迅實驗
8)基于IIC的EEPROM讀寫實驗
9)1-WIRE數(shù)字溫度計的設(shè)計
10)PIO輸入-開關(guān)信號的讀取實驗
11)基于Timer IP核的定時器的設(shè)計
12)矩陣鍵盤與數(shù)碼管顯示實驗
13)Nor Flash編程實驗
14)PIO外部中斷按鍵開關(guān)實驗
15)帶外部SRAM的NIOSII系統(tǒng)設(shè)計
16)串行AD/DA轉(zhuǎn)換實驗
17)SDRAM讀寫操作實驗
18)彩色LCD液晶顯示實驗
19)觸摸屏控制實驗
20)RTC實時時鐘實驗
21)音頻Code實驗
22)USB枚舉實驗
23)PS/2鍵盤顯示實驗
24)PS/2鼠標(biāo)控制實驗
25)讀SD卡實驗
三.綜合開發(fā)實驗
1)網(wǎng)絡(luò)WEB控制實驗
2)點陣顯示屏的設(shè)計
3)直流電機閉環(huán)調(diào)速的設(shè)計
4)USB接口文本閱讀器的設(shè)計
5)簡易數(shù)字示波器設(shè)計
6)簡易頻譜分析儀設(shè)計
7)基于UART通信液晶顯示實驗
8)基于UART通信BMP圖形顯示實驗
9)FAT32文件系統(tǒng)讀SD卡實驗
10)FAT32文件系統(tǒng)寫SD卡實驗
11)FAT32文件讀寫-拼音輸入法的設(shè)計
12)彩色液晶原理與繪圖應(yīng)用實驗
13)基于NIOSII貪食蛇游戲設(shè)計實驗
14)基于NIOSII計算器設(shè)計實驗
15)在niosII上運行uC/OS系統(tǒng)
16)在niosII上運行uClinux系統(tǒng)
一、開發(fā)平臺特性
1、GUI軟件操作界面
獨家采用GUI人機操作界面，開機可顯示溫度、時間和設(shè)備信息等。整合
開發(fā)平臺上的硬件資源，點擊子菜單中相關(guān)實驗，液晶屏可與開發(fā)平臺同步運行，提高學(xué)生動手興趣和積極性，通過對設(shè)備各模塊的檢測和實驗的演示，方便老師培訓(xùn)和設(shè)備檢修。
2、模塊化的靈活設(shè)計
開發(fā)平臺采用系統(tǒng)底板+核心板+擴展板的設(shè)計方法，通過選擇不同的核心
板和擴展板構(gòu)成不同功能的開發(fā)平臺。能最大限度的滿足用戶的性能需求。模塊化的設(shè)計能使用戶對系統(tǒng)設(shè)計有清晰的認(rèn)識。
二、開發(fā)平臺硬件資源
(1)NIOSII-EP4CE40 FPGA核心板
1)核心板采用10層高精度PCB設(shè)計，系統(tǒng)運行更加穩(wěn)定、可靠。
2)主芯片采用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電路高達(dá)360萬門。
3)FPGA配置芯片采用EPCS16，容量高達(dá)16M BIT，擦寫次數(shù)高達(dá)上萬次。
4)提供JTAG編程模式。
5)核心板板載USB-Blaster電纜；只需要一根USB線就可以對核心板進(jìn)行程序下載。
6)一路50M高速、穩(wěn)定的時鐘源。
7)一路系統(tǒng)復(fù)位電路。
8)系統(tǒng)電源管理模塊能夠提供+5V、+3)3V、+2)5V、1)2V等多種不同電壓的電源輸出供系統(tǒng)使用。
9)提供兩路SRAM，芯片采用IDT71V416-10P。容量高達(dá)256K*32BIT。
10)一路FLASH 芯片采用AM29L128M。容量高過16M*8BIT。
11)一路16M*16BIT SDRAM。
12)系統(tǒng)提供四位通用的復(fù)位按鍵和四位通用的發(fā)光管和一個靜態(tài)七段碼管顯示。
13)核心板提供與核心板其它資源不復(fù)用的190個以上的IO供用戶二次開發(fā)使用。
(2)EDA/SOPC系統(tǒng)板
1)標(biāo)配800*600 16位 TFT彩色LCD顯示。用戶可更換不同規(guī)格的顯示屏和觸摸屏。
2)1個模擬信號發(fā)生器模塊，可提供頻率、幅度均可調(diào)的正弦波、三角波、鋸齒波、方波等信號波形。
3)1個數(shù)字時鐘輸出模塊，可提供24M至1HZ的數(shù)字脈沖信號。
4)1個雙道道10位高速并行ADC接口模塊，速度高達(dá)40 Msps。
5)1個雙道道10位高速并行DAC接口模塊速度高達(dá)33 Msps。
6)1個串行A/D轉(zhuǎn)換接口。
7)1個串行D/A轉(zhuǎn)換接口。
8)1個VGA接口模塊。
9)1個UART串行通迅模塊。
10)1個USB Device設(shè)備接口。
11)1個USB Host主機接口。
12)1個Ethernet10M/100M高速接口模塊。
13)SD卡接口模塊
14)2個PS2接口模塊，可以接鍵盤或鼠標(biāo)。
15)1個I2C接口的E2PROM，型號為AT24C08N。
16)1個音頻CODEC模塊（立體聲雙通道輸出）。
17)1個音頻喇叭輸出模塊。
18)1個RTC實時時鐘芯片，具有時鐘掉電保護(hù)、電池在線式充電功能。
19)12個撥動開關(guān)和12個按鍵開關(guān)輸入
20)12個發(fā)光LED顯示。
21)1個八位七段碼管顯示模塊。
22)16x16矩陣led點陣顯示模塊。
23)4X4矩陣鍵輸入模塊
24)1個電壓控制的直流電機和1個四相的步進(jìn)電機模塊。
25)1個數(shù)字溫度傳感和1個霍爾傳感器模塊。
26)HH—EXT高速接口模塊。
27)多路電源輸出（均帶過流、過壓保護(hù)）。
三、實驗項目
一.EDA實驗與電子設(shè)計競賽實驗內(nèi)容：
1)簡單的QUARTUSII實例設(shè)計
2)基于VHDL格雷碼編碼器的設(shè)計
3)含異步清零和使能的加法計數(shù)器
4)八位七段數(shù)碼管顯示電路的設(shè)計
5)數(shù)控分頻器的設(shè)計
6)圖形和VHDL混合輸入電路設(shè)計
7)步長可變的加減計數(shù)器的設(shè)計
8)四位并行乘法器的設(shè)計
9)設(shè)計四位全加器
10)可控脈沖發(fā)生器的設(shè)計
11)基本觸發(fā)器的設(shè)計
13)12)矩陣鍵盤顯示電路的設(shè)計
14)16*16點陣顯示實驗
15)直流電機的測速實驗
16)步進(jìn)電機驅(qū)動控制
17)PS2接口鍵盤顯示實驗
18)VGA彩條信號發(fā)生器的設(shè)計
19)用VHDL設(shè)計七人表決器
20)用VHDL設(shè)計四人搶答器
21)正負(fù)脈寬調(diào)制信號發(fā)生器設(shè)計
22)數(shù)字頻率計的設(shè)計
23)多功能數(shù)字鐘的設(shè)計
24)數(shù)字秒表的設(shè)計
25)出租車計費器的設(shè)計
26)基于VHDL數(shù)碼鎖的設(shè)計
27)PS2鼠標(biāo)編碼設(shè)計
28)SPI串行AD/DA轉(zhuǎn)換器的設(shè)計
29)DDS信號發(fā)生器的設(shè)計
30)序列檢測器的設(shè)計
31)偽隨機數(shù)發(fā)生器的設(shè)計
32)八位數(shù)據(jù)鎖存器的設(shè)計
33)最高優(yōu)先編碼器的設(shè)計
34)解復(fù)用器的設(shè)計
35)帶同步復(fù)位的狀態(tài)機的設(shè)計
36)嵌入式邏輯分析儀的使用
37)SPI串口內(nèi)核的實現(xiàn)
二.NIOSII32位處理器示例實驗
1)最簡單NIOSII系統(tǒng)設(shè)計
2)DSP Builder 設(shè)計應(yīng)用示例實驗
3)從DSP Builder到HDL——基于DSP Builder的信號發(fā)生器
4)從DSP Builder到SOPC Builder——軟件控制的Chirp信號發(fā)生器
5)IP核在DSP Builder下的使用——以FFT核為例
6)高速AD和高速DA實驗
7)UART串口通迅實驗
8)基于IIC的EEPROM讀寫實驗
9)1-WIRE數(shù)字溫度計的設(shè)計
10)PIO輸入-開關(guān)信號的讀取實驗
11)基于Timer IP核的定時器的設(shè)計
12)矩陣鍵盤與數(shù)碼管顯示實驗
13)Nor Flash編程實驗
14)PIO外部中斷按鍵開關(guān)實驗
15)帶外部SRAM的NIOSII系統(tǒng)設(shè)計
16)串行AD/DA轉(zhuǎn)換實驗
17)SDRAM讀寫操作實驗
18)彩色LCD液晶顯示實驗
19)觸摸屏控制實驗
20)RTC實時時鐘實驗
21)音頻Code實驗
22)USB枚舉實驗
23)PS/2鍵盤顯示實驗
24)PS/2鼠標(biāo)控制實驗
25)讀SD卡實驗
三.綜合開發(fā)實驗
1)網(wǎng)絡(luò)WEB控制實驗
2)點陣顯示屏的設(shè)計
3)直流電機閉環(huán)調(diào)速的設(shè)計
4)USB接口文本閱讀器的設(shè)計
5)簡易數(shù)字示波器設(shè)計
6)簡易頻譜分析儀設(shè)計
7)基于UART通信液晶顯示實驗
8)基于UART通信BMP圖形顯示實驗
9)FAT32文件系統(tǒng)讀SD卡實驗
10)FAT32文件系統(tǒng)寫SD卡實驗
11)FAT32文件讀寫-拼音輸入法的設(shè)計
12)彩色液晶原理與繪圖應(yīng)用實驗
13)基于NIOSII貪食蛇游戲設(shè)計實驗
14)基于NIOSII計算器設(shè)計實驗
15)在niosII上運行uC/OS系統(tǒng)
16)在niosII上運行uClinux系統(tǒng)