基于QUARTUSII圖形輸入電路的設(shè)計(jì)
一、 實(shí)驗(yàn)?zāi)康?/strong>1、通過一個(gè)簡(jiǎn)單的3—8譯碼器的設(shè)計(jì),掌握組合邏輯電路的設(shè)計(jì)方法。
2、初步了解QUARTUSII原理圖輸入設(shè)計(jì)的全過程。
3、掌握組合邏輯電路的靜態(tài)測(cè)試方法。
二、 實(shí)驗(yàn)原理
3-8譯碼器三輸入，八輸出。當(dāng)輸入信號(hào)按二進(jìn)制方式的表示值為N時(shí)，輸出端標(biāo)號(hào)為N的輸出端輸出高電平表示有信號(hào)產(chǎn)生，而其它則為低電平表示無(wú)信號(hào)產(chǎn)生。因?yàn)槿齻�(gè)輸入端能產(chǎn)生的組合狀態(tài)有八種，所以輸出端在每種組合中僅有一位為高電平的情況下，能表示所有的輸入組合。其真值表如表1-1所示
| 輸入 | 輸出 | |||||||||
| A | B | C | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
譯碼器不需要像編碼器那樣用一個(gè)輸出端指示輸出是否有效。但可以在輸入中加入一個(gè)輸出使能端，用來指示是否將當(dāng)前的輸入進(jìn)行有效的譯碼，當(dāng)使能端指示輸入信號(hào)無(wú)效或不用對(duì)當(dāng)前信號(hào)進(jìn)行譯碼時(shí)，輸出端全為高電平，表示無(wú)任何信號(hào)。本例設(shè)計(jì)中沒有考慮使能輸入端，自己設(shè)計(jì)時(shí)可以考慮加入使能輸入端時(shí)，程序如何設(shè)計(jì)。
三、 實(shí)驗(yàn)內(nèi)容
在本實(shí)驗(yàn)中，用三個(gè)撥動(dòng)開關(guān)來表示三八譯碼器的三個(gè)輸入（A、B、C）；用八個(gè)LED來表示三八譯碼器的八個(gè)輸出（D0-D7）。通過輸入不同的值來觀察輸入的結(jié)果與三八譯碼器的真值表（表1-1）是否一致。實(shí)驗(yàn)箱中的撥動(dòng)開關(guān)當(dāng)開關(guān)閉合（撥動(dòng)開關(guān)的檔位在下方）時(shí)其輸出為低電平，反之輸出高電平。
LED燈與其對(duì)應(yīng)的端口為高電平時(shí)LED就會(huì)發(fā)光，反之LED燈滅。
四、 實(shí)驗(yàn)步驟
下面將通過這個(gè)實(shí)驗(yàn)，向讀者介紹QUARTUSII的項(xiàng)目文件的生成、編譯、管腳分配以及時(shí)序仿真等的操作過程。
1、建立工程文件
1)選擇開始>程序>Altera>QuartusII10.0SP1> QuartusII10.0SP1，運(yùn)行QUARTUSII軟件�；蛘唠p擊桌面上的QUARTUSII的圖標(biāo)運(yùn)行QUARTUSII軟件，出現(xiàn)如圖1-3所示，如果是第一次打開QUARTUSII軟件可能會(huì)有其它的提示信息，使用者可以根據(jù)自己的實(shí)際情況進(jìn)行設(shè)定后進(jìn)入圖1-1所示界面。
 |
圖1-2 新建工程對(duì)話框
 |
圖1-3 指定工程名稱及工作目錄
4）點(diǎn)擊NEXT，進(jìn)入下一個(gè)設(shè)定對(duì)話框，按默認(rèn)選項(xiàng)直接點(diǎn)擊NEXT進(jìn)行器件選擇對(duì)話框。如圖1-4所示。這里我們以選用CycloneIV系列芯片EP4CE6E22C8N為例進(jìn)行介紹。用戶可以根據(jù)使用的不同芯片來進(jìn)行設(shè)定。
 |